PAT-NO:

JP362012985A

DOCUMENT-IDENTIFIER: JP 62012985 A

TITLE:

FIFO MEMORY CONTROL DEVICE

PUBN-DATE:

January 21, 1987

INVENTOR-INFORMATION:

NAME

COUNTRY

KAMIYAMA, YUJI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

MATSUSHITA ELECTRIC IND CO LTD N/A

APPL-NO:

JP60150711

APPL-DATE: July 9, 1985

INT-CL (IPC): G11C007/00, G06F009/34

ABSTRACT:

PURPOSE: To dynamically change the length of a word of an FiFo memory by providing a memory, a memory limit pointer, an FiFo memory writing pointer, an FiFo memory reading pointer, the first, the second, the third comparators, an FiFo memory managing part, and an FiFo memory size changing control circuit.

CONSTITUTION: A value of a stack pointer 10 is compared with an FiFo memory limit pointer 12 by a comparator 15. When the value coincides with a value of the FiFo memory limit pointer 12, a stack memory area full information is outputted to an arithmetic processing part 2. The idle information and the full information of the FiFo memory area are managed by an FiFo memory managing part 6, and by using its output, the idle information and the full information of the FiFo memory area generated in a fixed time are counted by an FiFo memory size change control circuit 16. The value of the FiFo memory limit pointer 12 is changed so as to reduce the number of times of generation for a fixed time. Thereby, the size of the FiFo memory area can be dynamically changed.

COPYRIGHT: (C)1987, JPO& Japio

⑫ 公 開 特 許 公 報 (A)

昭62 - 12985

⑤Int Cl.⁴

識別記号

庁内整理番号

匈公開 昭和62年(1987)1月21日

G 11 C 7/00 9/34

101

6549-5B 7361-5B

審査請求 未請求 発明の数 1 (全5頁)

❷発明の名称

FiFoメモリ制御装置

创特 願 昭60-150711

223出 昭60(1985)7月9日。

⑫発 明 者 神 山 祐 史

門真市大字門真1006番地 松下電器產業株式会社内

砂田 願 人 松下電器產業株式会社

門真市大字門真1006番地

砂代 理 弁理士 中尾 敏男 外1名

明 細

1、発明の名称

FiFoメモリ制御装置

2、 特許請求の範囲

メモリと、前記メモリへの入力データを順次読 出し演算する演算処理部と、前記メモリへのデー タ入力を制御する入力制御回路と、前記メモリの うち入力データに対するFiFo(先入先出)メモ リとして扱う最終アトレスを格納するFiFoメモ リ限界ポインタと、FiFoメモリ領域へデータ入 力される毎にインクリメントされ前記メモリへの データ書込みアドレスを格納するFiFoメモリ書 込みポインタと、前記演算処理部がFiFoメモリ 領域の入力データを読出す毎にインクリメントさ れ前記メモリへのデータ読出しアドレスを格納す る『i『oメモリ読出しポインタと、前記『i『o メモリ書込みポインタの値と前記PiPoメモリ限 界ポインタの値を比較し、順次インクリメントさ れる前記『i『ロメモリ書込みポインタの値が前記 Firoxモリ限界ポインタの値以上の時、前記

PiPoメモリ街込みポイン タをリセットする第1 の比較器と、前記FiFoメ モリ読出しポインタの 値と前記FiFoメモリ限界 ポインタの値を比較し、 順次インクリメントされる 前記FiFoメモリ読出 しポインタの値が前記FiFoメモリ限界ポインタ の値以上の時、前記『i『ロメモリ読出しポインタ をリセットする第2の比較器と、前記メモリのう ち前記『180メモリ限界ポ インタが示すアドレス 以降をスタックメモリ領域 として扱い、前記演算 処理部がスタックメモリ領域を前記メモリ最終ア ドレスから順次デクリメン トしてアクセスするア ドレスを格納するスタック ポインタと、前記スタ ックポインタの値と前記BiBoメモリ限界ポイン タの値を比較し、前記スタックポインタの値が前 記FiFoメモリ限界ポインタの値と一致した時、 前記演算処理部にスタックメモリ領域の満杯情報 を出力する第3の比較器と、前記FiFoメモリ書 込みポインタの値と前記PIPOメモリ読出しポイ ンタの値を入力して前記メモリのFiFoメモリ領 域の空情報, 満杯情報を管理する『i『oメモリ管

4

理部と、前記FiFoメモリ管理部の空情報・満杯情報とシステムクロックを入力し一定時間に発生するFiFoメモリ領域の空情報・満杯情報を計数し前記FiFoメモリ限界ポインタの値を変更するFiFoメモリサイズ変更制御回路とを具備することを特徴とするFiFoメモリ制御装置。

3、発明の詳細な説明

産業上の利用分野

本発明は演算処理装置入力パッファ部のFiFo メモリ制御装置に関するものである。

従来の技術

従来の演算処理装置の入力パッファ部にはFiFo
メモリを用いたものが多く、その例として次の文
献を挙げることができる。「製品発表が相次ぐ
32ビットマイクロプロセサ」、日経エレクトロ
ニクス 1984年4月30日号PP61ー69。
第2図は従来の演算処理装置入力パッファ部の
FiFoメモリ制御装置の構成図である。1は入力
データをパッファリングするFiFoメモリ、2は
演算処理部、3はFiFoメモリへのデータ入力を

込みポインタ4は入力制御回路3によりFiFoメモリ1にデータ入力される毎にインクリメントされ、FiFoメモリ読出しポインタ5は演算処理部2によりFiFoメモリ1からデータ出力される毎にインクリメントされることによりFiFoメモリ1が先入先出機能をもつメモリとして構成される。FiFoメモリ管理部6はFiFoメモリ番込みポインタ4とFiFoメモリ読出しポインタ5の一致状況を検出することによりFiFoメモリ1の空情報と満杯情報を管理する。

発明が解決しようとする問題点

しかしながらこのような構成では、PiPoメモリ 1 への入力データの供給と演算処理部 2 による入力データの消費が待ち動作なく行われるためには PiPoメモリ 1 の語長をうまく設定する必要がある。 PiPoメモリ 1 の語長が小さすぎると演算処理部 2 による入力データの消費が高速で行われるときには入力データが PiPoメモリ 1 からなくなり演算処理部 2 の入力データ 待ち動作が多発する。また PiPoメモリ 1 の語長が大きすぎるとデ

以上の構成において、入力制御回路3は 演算処理部2の実行動作とは無関係にFiFoメモリ1へのデータ入力を行う。そのデータ入力動作を停止するのはFiFoメモリ満杯フラク8がオンの状態となってFiFoメモリが満杯である場合だけである。一方、演算処理部2はFiFoメモリ空フラクがオフの状態である限り入力端子からのデータ入力とは無関係に演算実行を行う。FiFoメモリ書

ータ入力のためのバス転送が繁発し、データ出力 や演算処理によるパス転送が阻害されることが発 生する。即ち、F1Foメモリ1の語長散定の良否 が装置全体の処理効率に大きく影響するにもかか わらず、一度設定したF1Foメモリ1の語長を変 更することができないという問題点を有していた。

本発明は前記問題点に鑑み、装置全体の処理効率が最高となるようにFiFoメモリの語長を動的に変更することができるFiFoメモリ制御装置を提供することを目的とする。

問題点を解決するための手段

本発明はメモリと、メモリのうち入力データに対するFiFoメモリ領域とする最終アドレスを格納するFiFoメモリ限界ポインタと、メモリへの入力データ書込みアドレスを格納するFiFoメモリ書込みポインタと、メモリからのデータ説出しアドレスを格納するFiFoメモリ説出しポインタの値とFiFoメモリ限界ポインタの値とFiFoメモリ問用しポインタの値とFiFo

メモリ限界ポインタの値とを比較する第2の比較 器と、メモリのうち演算処理に用いるスタックメ モリ領域へのアクセスアドレスを格納するスタッ クポインタと、スタックポインタの値とFiFo メモリ限界ポインタの値とを比較する第3の比較 器と、メモリのうちFiFoメモリ領域を管理部出 と、メモリ管理部と、FiFoメモリ管理部出力 とシステムクロックとを入力してFiFoメモリリ 界ポインタの値を変更するFiFoメモリ制御装置で ある。

作用

本発明はこのような構成により、FiFoメモリ 管理部の出力するFiFoメモリの空情報と満杯情報をFiFoメモリサイズ変更制御回路が計数する。 そして、一定時間内に発生するFiFoメモリの過不足状態数によりFiFoメモリ限界ポインタを変更してFiFoメモリサイズを変更する。これにより、FiFoメモリ語長を動的に変更することができ対象とする処理データに最適な処理系を構成す

本実施例の動作を以下に説明する。入力制御回路3はF1Foメモリ満杯フラグBがオフである限り、メモリ11のFiFoメモリ領域に空領域があるとして入力データを読込み、F1Foメモリ書込みポインタ4をインクリメントする。順次インクリメントされるF1Foメモリ書込みポインタ4の値は比較器13でF1Foメモリ限界ポインタ12

ることができる。また、不要となったFiFoメモリ領域をスタックメモリ領域として扱うことによりメモリの有効利用を図ることができる。

実施例

第1図は本発明の一奥施例におけるFiFoメモ リ制御装置の構成図である。第1図において、2 は演算処理部、3は入力制御回路、4はFiFo メモリ書込みポインタ、 5はFiFoメモリ読出し ポインタ、6はFiFoメモリ管理部、7はFiFo メモリ空フラグ、BはF1F0メモリ満杯フラグ、 10はスタックポインタで、以上は第2図の構成 と同じものである。11 はメモリ、12はメモリ 11のうち入力データに対するFiFoメモリ領域 とする最終アドレスを格 納するFiFoメモリ限界 ポインタ、13はPiPOメモリ糖込みポインタ4 とFiFoメモリ限界ポインタ12の値を比較し FiFoメモリ魯込みポインタ4の値がFiFoメモ リ限界ポインタ12の値 以上になるとりセットす る第1の比較器、14は、FiFoメモリ読出しポイ ンタ6の値とFiFoメモ リ限界ポインタ12の値

と比較され、FiFOメモリ限界ポインタ12の領 以上になるとリセットされる。従って、FiFo メモリ書込みポインタ4 は口番地からFiFoメモ リ限界ポインタ12の値までのアドレスを繰返す。 また、演算処理部2は『iFoメモリ空フラグァが オフである限り、メモリ 1 1 の PiPoメモリ領域 に有効な入力データがある としてデータを読出し、 FiFoメモリ読出しポイ ンタちをインクリメント する。順次インクリメントされる『180メモリ読 出しポインタ5の値は比較器14でFiFoメモリ 限界ポインタ12と比較 され、『i『oメモリ限界 ボインタ12の値以上になるとりセットされる。 従って、FiFoメモリ読出しポインタ5は FiFo メモリ書込みポインタ4と同様に、0番地から FiFoメモリ限界ポインタ 1 2の値までのアドレ スを繰返す。一方、メモリ11の阝i阝0メモリ限 界ポインタ12の値以降の 領域はスタックメモリ 領域としてスタックポインタ10を用いて演算処 理部2の演算実行時に使用される。スタックポイ ンタ10の値は比較器15で『i『ロメモリ限界ポ

インタ12と比較され、FiFoメモリ限界ポイン タ12の値に一致すると演算処理部2にスタック メモリ領域満杯情報を出力する。FiFoメモリ領 域の空情報と満杯情報は、PiPoメモリ管理部の で管理され、その出力を用いてFiRoょモリサイ ズ変更制御回路16で一定時間に発生する FiFo メモリ領域の空情報と満杯情報を計数する。計数 結果において、空情報発生回数が予め設定した値 より大きい場合にはFiFoメモリ限界ポインタ 12の値を減少させ、満杯情報発生回数が予め設 定した値より大きい場合にはFiFoメモリ限界ポ インタ12の値を増大させるようにFiFoメモリ サイズ変更制御回路18が制御する。但し、FiFo メモリサイズ変更制御回路16にはスタックポイ ンタ10の値も入力され、変更によりFiFoメモ リ限界ポインタ12の値がスタックポインタ10 の値より大きくなる場合には、スタックポインタ 1 Oの値が大きくなり、変更しようとする Fifo メモリ限界ポインタ12の値以上に左るのを待っ て変更する。これによりスタックメモリ領域のデ

4、図面の簡単な説明

第1図は本発明の一実施例におけるFiFoメモリ制御装置の構成図、第2図は従来のFiFoメモリ制御装置の構成図である。

2 …… 演算処理部、3 …… 入力制御回路、4 … … FiFoメモリ書込みポインタ、6 …… FiFoメモリ管理部、10 …… スタックポインタ、11 …… メモリ、12 …… FiFoメモリ限界ポインタ、13 …… 第1の比較器、14 …… 第2の比較器、15 …… 第3の比較器、16 …… FiFoメモリサイズ変更制御回路。

代理人の氏名 弁理士 中 尾 敏 男 ほか1名


ータが破壊されるのを防ぐことができる。

以上のように、本実施例によればFiFoメモリ管理部6のFiFoメモリ領域の空情報発生回数と 満杯情報発生回数をFiFoメモリサイズ変更制御 回路16で計数し、一定時間に対する発生回数を 減少させるようにFiFoメモリ限界ポインタ12 の値を変更することにより、FiFoメモリ領域の サイズを動的に変更することができる。

発明の効果

以上説明したように、本発明によれば Firo
メモリ領域のサイズを動的に変更することができ、
対象とする処理データに最適な Firoメモリサイ
ズを設定することができる。 さらに、不要な Firo
メモリ領域を スタックメモリ領域として使用でき、
メモリの有効利用を図れる。 特に、 Firoメモリ
サイズの動的な変更ができる効果については、
しいは非常に困難な場合に有効であり、システムのしいは、
大きい。

第 1 図



第 2 図

